{{{sourceTextContent.subTitle}}}
Intel a commencé la production d'un nouveau FPGA (Field Programmable Gate Array) de grande capacité destiné à être utilisé par les concepteurs dans les systèmes d'émulation de production de puces à faible coût
{{{sourceTextContent.description}}}
Il est fabriqué à l'aide d'un procédé de pontage avancé qui assemble logiquement et électriquement deux matrices FPGA haute densité.
Chaque puce possède 5,1 millions d'éléments logiques, ce qui donne au FPGA une densité extrême de 10,2 millions d'éléments logiques pour créer ce qu'Intel prétend être le FPGA le plus puissant du monde. Il a presque quatre fois la densité de son prédécesseur Intel.clients multiples ont déjà reçu des échantillons opérationnels de la nouvelle Intel Stratix 10 GX FPGA, Intel a déclaré dans un blog le 6 novembre.
Les acheteurs potentiels du nouveau FPGA comprennent le marché du prototypage et de l'émulation de circuits intégrés spécifiques d'application (ASIC), y compris plusieurs sociétés qui fabriquent des systèmes ASIC commerciaux de série.
Les sociétés de semi-conducteurs utilisent des systèmes de prototypage et d'émulation pour vérifier la conception de puces complexes avant la production afin de réduire les risques. De tels systèmes peuvent faire économiser des millions de dollars aux fournisseurs de semi-conducteurs " en les aidant à identifier et à éliminer les bogues coûteux de conception matérielle et logicielle avant que les puces ne soient fabriquées ", a déclaré Patrick Dorsey, vice-président du marketing d'Intel FPGA.
"Il est beaucoup plus coûteux de corriger les bogues de conception matérielle après la fabrication d'une puce... Parce que le risque est si élevé et les économies potentielles sont si importantes, ces systèmes de prototypage et d'émulation apportent une valeur réelle et tangible aux équipes de conception de circuits intégrés," explique Dorsey.
Parce que le nouveau FPGA est si dense, il en nécessitera moins dans un ASIC, un système sur puce ou un ensemble de produits spécifiques à une application, dit Intel. Certaines conceptions de circuits intégrés peuvent inclure des centaines de millions de portes ASIC.
Selon Kevin Krewell, analyste chez Tirias Research, Intel est en concurrence directe avec Xilinx sur le grand marché du FPGA. Le marché de la simulation est relativement petit en volume et en nombre de clients, mais le prix des puces est élevé. Alors qu'Intel vantait sa capacité de production de construire un FPGA plus grand en connectant deux matrices, il a dit que Xilinx a fait la même chose en utilisant la technologie d'emballage 2,5 D de TSMC.
Le nouveau Stratix d'Intel "a relevé la barre de la complexité", a déclaré M. Krewell. Xilinx a annoncé un FPGA Virtex en août avec 8,9 millions d'éléments logiques.
EN LIGNE : Xilinx va livrer une gigantesque puce programmable avec des cellules logiques 9M
Le processus d'Intel qui consiste à assembler deux matrices FPGA en un seul paquet " est très important ", a ajouté Leonard Lee, analyste chez Next-Curve. "Alors que nous approchons de la fin théorique de la loi de Moore et de la mise à l'échelle, l'emballage devient important pour améliorer les performances globales du dispositif en rapprochant les matrices discrètes, similaires et dissemblables dans un emballage efficace et rentable
Intel appelle son processus de collage EMIB, qui est l'abréviation de Embedded Multi-die Interconnect Bridge technologie. Le nouveau FPGA Stratix est le premier à utiliser le système 3D en boîtier EMIB pour relier logiquement et électriquement deux matrices de tissu FPGA ensemble. Des dizaines de milliers de connexions relient les deux matrices de tissu FPGA
"L'utilisation de technologies d'emballage avancées telles que l'EMIB offre un potentiel plus large pour créer de puissantes conceptions de puces qui intègrent des composants hétérogènes dans un dispositif de haute performance répondant aux besoins croissants d'informatique spécifique à un domaine qui ne sont peut-être pas mieux satisfaits par les systèmes conventionnels ", a déclaré Lee dans un courriel. "Nous voyons de plus en plus de fabricants de puces utiliser l'emballage 3D et les méthodes chiplet pour continuer à concevoir et mettre à l'échelle leurs produits."
