Ceci est une traduction automatique. Pour voir le texte original en anglais
cliquez ici
#Tendances produits
{{{sourceTextContent.title}}}
Mini conseil de PCIE Enanched FPGA
{{{sourceTextContent.subTitle}}}
Roma, 1er septembre 2014, entreprise de GEB fournit le panneau d'entrée-sortie augmenté par PCIEM-15-IO visé pour être employé dans des applications incluses.
{{{sourceTextContent.description}}}
Une fois relié à une carte mère incorporée de PC, il ajoute des possibilités élevées programmables d'entrée-sortie et de DSP de largeur de bande de FPGA à un bas coût,
le rendant idéal pour des équipements dans beaucoup de domaines d'application, tels qu'electromedical, automation, sonar, radar de meteo, exécutions et analyse de taux d'erreurs, vidéo et joueurs et enregistreurs de données.
Les kits relatifs de développement font disponible tous de ce que vous avez besoin pour développer la conception de Fpga sous Altera QSYS et le programme d'application en utilisant les conducteurs fournis de Microsoft Windows ou de Linux.
Le mini facteur standard de forme de PCIe est idéal pour beaucoup de genres d'applications, il est présent sur beaucoup de cartes mères compactes de PC telles qu'Intel Galilée et Advantech MIO-5250
Le PCIEM-15-IO accueille un cyclone IV GX EP4CGX30BF14C6N FPGA d'Altera et deux connecteurs d'entrée-sortie qui mettent en évidence 53 bornes conformes de l'entrée-sortie FPGA de LVTTL et également 3 horloges signalent qui peuvent être utilisées pour connecter des applications synchrones.
Le FPGA a une interface de cible exprès de PCI PCIe x1 GEN1, permettant au PC de profiter pleinement des goupilles d'entrée-sortie de FPGA. Les goupilles d'entrée-sortie peuvent également être commandées par un contrôleur DMA de rendement élevé, capable transférer jusqu'à 250 Moctets/sec où entièrement duplex utilisé.
Utilisant les outils d'Altera QSYS, certains pré-ont créé des structures fournies à l'intérieur du kit de développement et la bibliothèque libre d'IP d'Altera, utilisateurs pourra établir un système complet de la coutume FPGA en peu d'heures. Les conducteurs à l'intérieur du RDK, visé sur l'OS de MS Windows et de Linux, font disponible un Application Program Interface (api) capable à la lecture/écriture les registres d'entrée-sortie, manipulant les interruptions, gestion de SGDMA dans la mémoire virtuelle. Les programmes de démo et d'exemple sont également disponibles.